AMD Zen 6: cache L3 aumentata a 48MB, confermata l’architettura con 12 core per CCD
Rumor indicano che Zen 6 avrà 48MB di cache L3 per CCD e una struttura a 12 core, mantenendo il rapporto cache-core di Zen 5.
Secondo recenti rumor, la prossima generazione di CPU AMD Zen 6 potrebbe presentare un significativo incremento nella cache L3 per ogni CCD, passando a 48MB per fronteggiare l’introduzione della nuova configurazione a 12 core per CCD. Questo aggiornamento manterrebbe invariato il rapporto tra cache L3 e core rispetto a Zen 5, garantendo così una gestione efficiente dei dati tra più core.
La fonte riporta che lo die di Zen 6 dovrebbe raggiungere una superficie di 76mm², con un aumento del 7% rispetto ai 71mm² di Zen 5, segno del maggiore numero di core integrati. Si tratta della prima volta, dalla generazione Zen 3, che AMD aumenta la dimensione del die in modo così significativo.
Il passaggio a una struttura unificata da 12 core per CCD rappresenta un cambiamento rilevante per la famiglia Ryzen, semplificando la condivisione dei dati attraverso una cache L3 comune. AMD ha già annunciato che Zen 6 sarà una completa riprogettazione con un focus su performance multi-threaded e sarà realizzata tramite il processo produttivo TSMC N2, con un incremento stimato del 15% nella densità dei transistor e delle prestazioni a parità di consumo energetico.
