TSMC ha presentato al suo forum OIP europeo i vantaggi del processo di fabbricazione A14 di classe 1.4nm, atteso per il 2028. Rispetto al suo predecessore diretto N2, l'A14 offrirà un incremento del 16% nelle prestazioni allo stesso livello di potenza e complessità, e una riduzione del 27% dei consumi energetici a parità di clock e complessità. Per sfruttare appieno queste nuove tecnologie di produzione, i progettisti di chip potrebbero dover utilizzare strumenti di electronic design automation (EDA) più intelligenti.
TSMC sottolinea che la legge di Moore è ancora viva, seppur rallentata, evidenziando un miglioramento delle prestazioni e dell'efficienza energetica tra il nodo N7 del 2018 e l'A14 del 2028. In particolare, si prevede un aumento delle prestazioni di 1.83 volte e un miglioramento dell'efficienza energetica di 4.2 volte.
Interessante notare che miglioramenti nell'efficienza energetica possono derivare anche da strumenti EDA avanzati come Cadence Cerebrus AI Studio e Synopsys DSO.ai, che sfruttano l'apprendimento per rinforzo per ottimizzare il design dei chip. Questi approcci consentono un risparmio energetico totale del 7%, comparabile a quello ottenuto da aggiornamenti tra nodi.
Cosa distingue il processo A14 di TSMC dai suoi predecessori?
Il processo A14 di TSMC, previsto per il 2028, offre un incremento del 15% nelle prestazioni a parità di consumo energetico e una riduzione del 30% dei consumi a parità di prestazioni rispetto al nodo N2. Inoltre, presenta un aumento della densità logica superiore al 20%, grazie all'uso di transistor GAAFET di seconda generazione e alla nuova architettura NanoFlex Pro.
Quali sono le implicazioni dell'adozione di strumenti EDA avanzati come Cadence Cerebrus AI Studio e Synopsys DSO.ai?
L'adozione di strumenti EDA avanzati come Cadence Cerebrus AI Studio e Synopsys DSO.ai consente ai progettisti di chip di sfruttare l'intelligenza artificiale per ottimizzare il design, migliorando le prestazioni e l'efficienza energetica. Questi strumenti utilizzano l'apprendimento per rinforzo per esplorare spazi di progettazione più ampi e ottimizzare automaticamente parametri e layout, portando a risparmi energetici totali comparabili a quelli ottenuti con l'aggiornamento tra nodi.
In che modo la legge di Moore si riflette nei progressi di TSMC dal nodo N7 al processo A14?
TSMC evidenzia che, nonostante un rallentamento, la legge di Moore è ancora valida. Dal nodo N7 del 2018 al processo A14 previsto per il 2028, si prevede un aumento delle prestazioni di 1,83 volte e un miglioramento dell'efficienza energetica di 4,2 volte, dimostrando progressi significativi nella miniaturizzazione e nell'efficienza dei chip.
Quali sono le sfide associate alla produzione di chip con processi inferiori a 2nm?
La produzione di chip con processi inferiori a 2nm presenta sfide significative, tra cui la necessità di tecniche di litografia avanzate, come l'EUV
Come si confronta l'approccio di TSMC con quello di Intel nella transizione verso nodi di processo più avanzati?
TSMC ha deciso di non adottare la litografia High-NA EUV per i suoi processi A14 e A16, ritenendo che le tecnologie attuali siano sufficienti per raggiungere gli obiettivi prefissati. Al contrario, Intel sta investendo in strumenti High-NA EUV per i suoi nodi futuri, come il 14A, con l'obiettivo di mantenere la leadership tecnologica. Questa differenza di approccio riflette strategie diverse nella gestione delle sfide legate alla miniaturizzazione dei transistor.
Quali sono le potenziali applicazioni dei chip prodotti con il processo A14 di TSMC?
I chip prodotti con il processo A14 di TSMC sono destinati a una vasta gamma di applicazioni, tra cui smartphone, dispositivi IoT, automotive e calcolo ad alte prestazioni. Grazie alle loro prestazioni migliorate e all'efficienza energetica, questi chip possono supportare funzionalità avanzate come l'intelligenza artificiale on-device, migliorando l'esperienza utente e l'autonomia dei dispositivi.