Difetti nei chip mettono a rischio l'affidabilità dei dati nei data center
La silent data corruption minaccia la correttezza delle elaborazioni nei moderni sistemi cloud e AI, secondo i principali hyperscaler.
La silent data corruption (SDC) rappresenta una crescente minaccia per l'affidabilità dei moderni sistemi informatici. Questo fenomeno, causato da difetti nei chip – CPU, GPU e AI accelerator – può produrre risultati errati senza generare crash, errori visibili o segnali di allarme.
I difetti possono emergere in fase di progettazione, produzione o anche con l'invecchiamento dei componenti. Nonostante controlli rigorosi, una minima percentuale di chip difettosi raggiunge comunque il mercato. Nei grandi data center, secondo operatori come Meta, Google e Alibaba, circa una CPU su 1000 può generare SDC in condizioni particolari, con effetti simili osservati anche su GPU e acceleratori AI.
Le architetture massivamente parallele aumentano la probabilità statistica di errori silenti, mettendo a rischio la correttezza dei risultati in ambiti critici come transazioni finanziarie, AI e gestione infrastrutturale. Il rilevamento diretto delle SDC è quasi impossibile: per questo si adottano stime e strategie di prevenzione, anche se queste comportano costi aggiuntivi in termini di area del silicio, consumo energetico e performance.
La comunità tecnologica sollecita approcci multilivello, come test di produzione avanzati, monitoraggio distribuito nei data center, modelli predittivi più accurati e co-design hardware-software per limitare la propagazione degli errori. In una fase definita da alcuni come "Golden Age of Complexity", garantire l'affidabilità del calcolo sarà una delle principali sfide ingegneristiche dei prossimi anni.
