TSMC presenta la tecnologia di processo a 1.6nm con alimentazione sul retro, in competizione con il design di Intel
TSMC introduce nodi di classe angstrom
TSMC ha presentato la sua tecnologia di processo di classe 1,6nm con alimentazione sul retro, in grado di competere con il design di Intel. La nuova tecnologia di produzione A16 promette miglioramenti significativi rispetto al predecessore N2P, con un aumento del clock del 10% e un calo del consumo energetico del 15% - 20%. La tecnologia innovativa di alimentazione sul retro potrebbe consentire un aumento della densità di transistor fino al 10%. La produzione inizierà nel 2026, con prodotti disponibili nel 2027, in competizione con il nodo 14A di Intel.
Una nuova era per TSMC
TSMC ha annunciato la sua tecnologia di processo di punta a 1.6nm durante il Symposium Tecnologico Nordamericano 2024. Questo nuovo processo di produzione A16 sarà il primo nodo di produzione di classe Angstrom dell'azienda, promettendo di superare di gran lunga il suo predecessore, N2P. La più importante innovazione tecnologica sarà la sua rete di alimentazione sul retro (BSPDN).
Una rivoluzione nel settore
Come i nodi di classe 2nm di TSMC (N2, N2P e N2X), il processo di fabbricazione di classe 1.6nm dell'azienda si baserà su transistor nanosheet gate-all-around (GAA), ma a differenza dei nodi attuali e di prossima generazione, questo utilizza un'alimentazione sul retro chiamata Super Power Rail. Le innovazioni sui transistor e sul BSPDN consentono miglioramenti tangibili delle prestazioni e dell'efficienza rispetto al N2P di TSMC: il nuovo nodo promette un aumento fino al 10% della frequenza di clock alla stessa tensione e un consumo energetico inferiore del 15% - 20% alla stessa frequenza e complessità. Inoltre, la nuova tecnologia potrebbe consentire una densità di transistor più alta del 7% - 10%, a seconda del design effettivo.
La tecnologia di punta di TSMC
La più importante innovazione del processo A16 di TSMC è l'introduzione del Super Power Rail (SPR), una sofisticata rete di alimentazione sul retro (BSPDN). Questa tecnologia è progettata specificamente per processori AI e HPC che tendono ad avere sia cablaggi di segnali complessi che reti di alimentazione dense.
L'alimentazione sul retro verrà implementata in molte prossime tecnologie di processo poiché consente un aumento della densità di transistor e un miglioramento dell'alimentazione, che influisce sulle prestazioni. Nel frattempo, ci sono diversi modi per implementare un BSPDN. Il Super Power Rail di TSMC collega la rete di alimentazione sul retro a ciascuna sorgente e drenaggio di transistor utilizzando un contratto speciale che riduce anche la resistenza per ottenere le massime prestazioni ed efficienza energetica possibili. Dal punto di vista della produzione, questa è una delle implementazioni di BSPDN più complesse e è più complessa rispetto al Power Via di Intel.
Una scelta strategica
La scelta dell'implementazione dell'alimentazione sul retro è forse il motivo per cui TSMC ha deciso di non aggiungere questa funzionalità alle sue tecnologie di processo N2P e N2X, poiché renderebbe l'utilizzo dei nodi di produzione considerevolmente più costoso. Nel frattempo, offrendo un nodo di classe 1.6nm con transistor nanosheet GAA e SPR oltre ai nodi di classe 2nm con solo GAAFET, l'azienda avrà ora due nodi distinti che non competiranno direttamente tra loro ma offriranno vantaggi distinti per clienti diversi.
Un futuro promettente
La timeline di produzione per A16 indica che la produzione su larga scala di A16 inizierà nella seconda metà del 2026. Pertanto, i prodotti realizzati con A16 debutteranno probabilmente nel 2027. Questa timeline posiziona A16 per potenzialmente competere con il nodo 14A di Intel, che sarà il nodo più avanzato di Intel al momento.
