TSMC svela la nuova tecnologia CoPoS per chip AI più efficienti
La soluzione Chip-on-Panel-on-Substrate promette costi ridotti e prestazioni superiori nei futuri processori per l'intelligenza artificiale.
TSMC sta sviluppando una tecnologia innovativa di packaging denominata Chip-on-Panel-on-Substrate (CoPoS), destinata a rivoluzionare la produzione dei chip per l'intelligenza artificiale. Secondo l'analista Ming-Chi Kuo, questo nuovo approccio consentirà di abbattere i costi di produzione e potenziare le prestazioni dei futuri processori AI.
Il processo CoPoS introduce la lavorazione su pannelli rettangolari anziché sugli usuali wafer circolari, permettendo una migliore ottimizzazione dei materiali e supportando package di dimensioni maggiori. Questa caratteristica risulta fondamentale per realizzare acceleratori AI sempre più complessi, composti da numerosi chiplet e memoria ad ampia larghezza di banda.
La nuova tecnologia, la cui produzione su larga scala è prevista intorno al 2028, si affianca e non sostituisce l’attuale architettura CoWoS di TSMC. È stato chiarito che il vetro viene adottato solo temporaneamente durante la produzione e non entra a far parte del package finito.
Fonti del settore indicano che NVIDIA potrebbe essere tra i primi ad adottare CoPoS per i suoi futuri chip AI, rispondendo così alla crescente esigenza di package più grandi e performanti. La strategia di packaging avanzato rappresenta oggi una delle principali sfide dell’industria semiconduttori, non meno rilevante del tradizionale scaling dei transistor.
