Contest cinese: far girare programmi RISC-V su CPU AMD Zen
Il progetto Jiachen cerca di modificare il microcodice delle CPU AMD Zen per eseguire nativamente programmi RISC-V.
Un gruppo di ricercatori di sicurezza di Google ha lanciato un tool, chiamato Zentool, che permette di modificare il microcodice delle CPU AMD basate sull'architettura Zen. Questo ha attirato l'interesse del Progetto Jiachen in Cina, che intende sviluppare un microcodice capace di eseguire programmi RISC-V su CPU moderne della serie EPYC 9004. L'obiettivo è sfruttare l'hardware esistente per creare un processore RISC-V.
La modifica del microcodice, normalmente riservata ai produttori, consentirebbe alle CPU AMD di eseguire direttamente i binaries RISC-V o di migliorarne la velocità rispetto all'emulazione. Tuttavia, ci sono dubbi sulla fattibilità del progetto, dato che il microcodice è progettato più per correggere bug che per sostituire completamente l'ISA front-end.
Nonostante AMD avesse in passato pianificato di supportare ISA multiple, non esistono evidenze di microcodici RISC-V o Aarch64 per le CPU Zen 2/3/4. Un commentatore ha definito il progetto "irrealizzabile" a causa delle limitazioni intrinseche del microcodice e della sua integrazione hardware specifica per x86.
Il contest sta stimolando dibattiti su design alternativi di CPU e ottimizzazione a basso livello, ma resta da vedere se raggiungerà il suo ambizioso obiettivo.
