1. News
2. AMD afferma che l'interfaccia universale dei chiplet UCIe creerà un intero ecosistema - i design personalizzati a più chiplet sono il futuro

AMD sostiene che l'interfaccia universale dei chiplet UCIe creerà un intero ecosistema - i design personalizzati multi-chiplet sono il futuro. AMD spinge la specifica open chiplet UCIe per favorire i design personalizzati - tra i membri del consiglio ci sono Alibaba, Intel, Nvidia, TSMC e Samsung. La specifica UCIe 1.0 consente una densità di banda fino a 1,35 TB/s per mm^2, aprendo opportunità per terze parti di sfruttare la capacità di design modulare. Resta da vedere se AMD pianifica di costruire chiplet compatibili con UCIe.

AMD ha adottato diversi anni fa un design a più chiplet per i suoi processori client desktop e data center molto prima dei suoi rivali. In quel momento, era l'unico modo per AMD di offrire prodotti con conteggi di core più elevati rispetto al rivale Intel, e ora la mossa è vista come un pivot strategico verso una metodologia di design a più chiplet inevitabile. Oggi, Sam Naffziger, vice presidente senior e membro aziendale di AMD, riflette su come la specifica Universal Chiplet Interconnect Express (UCIe) creerà un ecosistema di chiplet e abiliterà design personalizzati a più chiplet.

Un'interfaccia ad alte prestazioni, a bassa latenza e a basso consumo energetico è un must per i design modulari a più chiplet. L'interfaccia Infinity Fabric ha permesso ad AMD di costruire processori unici della serie EPYC, Ryzen e ora Instinct MI300 con conteggi di core, prestazioni e set di funzionalità ineguagliabili, ha spiegato Naffziger in una conversazione video su YouTube con Mark Papermaster, chief technology officer di AMD.

'La latenza dell'interfaccia era troppo alta, il costo energetico era troppo alto, ma avevamo un team di ingegneri che dicevano 'So come risolvere quel problema', 'Fornirò un'interfaccia leggera', 'La snellirò', e 'Eliminerò cicli di latenza',' ha detto Naffziger riferendosi all'epoca in cui AMD stava sviluppando i suoi processori multi-chiplet di 2a generazione EPYC e Ryzen. 'Se raggiungiamo questi obiettivi, ora abbiamo una soluzione multi-die che si comporta esattamente come un SoC monolitico. Abbiamo fissato quegli obiettivi e poi abbiamo supervisionato l'esecuzione del team per farlo accadere. È stato così trasformativo.'

In gran parte, Infinity Fabric è stato un salvatore per AMD quando è stato introdotto. Tuttavia, poiché si tratta di una tecnologia proprietaria, non può essere utilizzata da terze parti. Qui entra in gioco la specifica UCIe aperta per gli interconnettori die-to-die. La specifica aperta, basata in gran parte sull'AIB di Intel, definisce uno strato fisico da 32 GT/s con 16 a 64 lane, stack di protocolli (CXL.io, CXL.mem e CXL.cache), modello software e procedure di test di conformità. Per quanto riguarda le prestazioni, la tecnologia UCIe 1.0 consente una densità di banda fino a 1,35 TB/s per mm^2 per un passo di bump comune di 45 micrometri.

'Ciò che possiamo fare [con UCIe] è avere un ecosistema di chiplet e libreria, […] UCIe apre l'opportunità per le terze parti di sfruttare quella capacità di design modulare,'

Pur facendo parte del gruppo che ha sviluppato la specifica UCIe, non è ancora chiaro se l'azienda abbia intenzione di costruire chiplet compatibili con UCIe.