1. News
2. Intel svela l'architettura Lunar Lake: Fino al 68% di guadagno IPC per gli E-cores, 16% di guadagno IPC per i P-Cores

Intel ha presentato l'architettura Lunar Lake durante il Tech Tour 2024, svelando dettagli su miglioramenti del 68% per gli E-cores e del 16% per i P-Cores. Questa architettura mira a offrire prestazioni e efficienza energetica superiori, con importanti miglioramenti anche per i componenti grafici e per l'intelligenza artificiale. Lunar Lake sarà utilizzata principalmente per laptop di alta gamma e rappresenterà una base per i futuri prodotti Intel. La collaborazione con TSMC per i processi di produzione è una mossa inaspettata, ma necessaria per rimanere competitivi sul mercato.

Intel ha presentato al pubblico l'architettura Lunar Lake durante il suo Intel Tech Tour 2024, rivelando dettagli architetturali approfonditi a Taipei, Taiwan, in vista della presentazione ufficiale prevista per il Computex 2024 mentre i nuovi chip si preparano al lancio nel terzo trimestre.

L'architettura Lunar Lake di Intel avrà significativi miglioramenti in ogni aspetto del suo design. Lunar Lake si concentrerà principalmente su design mobili, alimentando alcuni dei migliori laptop, anche se molti dei cambiamenti fondamentali probabilmente si rifletteranno su Arrow Lake e saranno presenti in alcuni dei migliori processori per il gaming.

Ogni componente dell'architettura Lunar Lake è stato ottimizzato per una raffinata combinazione di potenza e prestazioni che Intel afferma ridefinirà le aspettative per i PC x86. Alcuni dei più grandi miglioramenti arrivano negli E-cores, con guadagni IPC del 38% e del 68% nella nuova architettura Skymont. C'è anche un guadagno IPC del 14% per i P-cores Lion Cove - anche se queste proiezioni arrivano con delle avvertenze. La grafica vedrà un miglioramento del 50% nelle prestazioni della iGPU con il nuovo motore grafico integrato Xe2.

Lunar Lake incorpora la nuova unità di elaborazione neurale (NPU) di Intel per carichi di lavoro AI che offre 48 TOPS di prestazioni, fornendo facilmente abbastanza potenza per soddisfare il requisito di Microsoft di 40 NPU TOPS per i PC AI di prossima generazione. Infatti, la piattaforma Lunar Lake ha molto più potenza AI sotto il cofano - in totale, offre 120 TOPS considerando anche la CPU e la iGPU.

I chip mobili risultanti da Lunar Lake impiegano una metodologia di progettazione completamente nuova che si concentra sull'efficienza energetica come priorità di primo ordine, e questa architettura di base sarà utilizzata come mattoncino per i futuri prodotti di Intel, come Arrow Lake e Panther Lake. Questo nuovo focus di progettazione è fondamentale per difendersi da una serie di forti concorrenti sul mercato dei laptop come AMD, Apple e ora Qualcomm.

Curiosamente, Intel si è rivolta a TSMC per il suo nodo di processo all'avanguardia a 3nm N3B per il suo tile di calcolo, che ospita la CPU, la GPU e l'NPU. Utilizza anche il nodo TSMC N6 per il tile del controller della piattaforma che ospita le interfacce I/O esterne. Infatti, l'unico silicio fabbricato da Intel sul chip è il tile di base passivo 22FFL Foveros che facilita la comunicazione tra i tile e il sistema ospitante.

Intel afferma di aver scelto i nodi di TSMC perché erano i migliori disponibili quando l'azienda ha iniziato a progettare il chip, un riconoscimento dei ritardi sul lato della produzione mentre cerca di riconquistare il suo primato nella tecnologia di fonderia attraverso la sua iniziativa di cinque nodi in quattro anni. Tuttavia, Intel ha progettato le architetture in modo da poter essere facilmente portate su altri nodi di processo, quindi possiamo aspettarci che torni a utilizzare i propri nodi con molte di queste stesse architetture nei suoi futuri prodotti.

Le nuove microarchitetture di Lunar Lake aprono la strada ai prossimi processori Arrow Lake per desktop di Intel, e persino alla sua linea Xeon 6. Scendiamo nei dettagli.

L'architettura Lunar Lake di Intel avrà quattro P-cores e quattro E-cores nella SKU di fascia alta. Il chip è composto da due tile logici, un tile di calcolo TSMC N3B e un tile di controllo della piattaforma N6, insieme a un rinforzo (un pezzo di silicio di riempimento non funzionale) posizionato sopra un tile di base Foveros 22FFL. I tile logici sono collegati al tile di base con un legame saldato con un passo di bump di 25 micron (una misurazione critica della densità degli interconnettori), un miglioramento rispetto ai 36 micron utilizzati per Meteor Lake. Questo passo più piccolo consente percorsi di comunicazione più densi tra le unità e aiuta a ridurre il consumo energetico.

Intel posiziona due stack di memoria LPDDR5X-8500 direttamente sul package del chip, in configurazioni da 16GB o 32GB, per ridurre la latenza e l'area della scheda, riducendo il consumo energetico del PHY di memoria fino al 40%. La memoria comunica su quattro canali da 16 bit e offre fino a 8,5 GT/s di throughput per chip.

Il tile di calcolo ospita i CPU P- e E-cores, la GPU Xe2 e l'NPU 4.0. Incorpora anche una nuova cache laterale da 8MB che può essere condivisa tra tutte le varie unità di calcolo per migliorare le hit rate e ridurre lo spostamento dei dati, risparmiando così energia. Tuttavia, tecnicamente non rientra nella definizione di una cache L4 perché è condivisa tra tutte le unità.

Intel ha inoltre spostato il sottosistema di distribuzione dell'alimentazione dalla CPU alla scheda madre, con quattro PMIC distribuiti sulla scheda madre per fornire più linee di alimentazione e un controllo aumentato. Nel complesso, Intel dichiara una riduzione del 40% del consumo energetico del SoC rispetto a Meteor Lake.

Scendiamo nei dettagli della micro