1. News
2. Samsung introduce la DRAM 3D nel proprio piano di sviluppo, seguirà la DRAM impilata

Samsung ha annunciato di introdurre la tecnologia 3D DRAM nel prossimo futuro, con transistor verticali a canale. Questa innovazione potrebbe portare a una maggiore efficienza nella progettazione delle celle di memoria. Inoltre, l'azienda prevede di adottare una tecnologia DRAM impilata entro il 2030, aumentando così la densità delle sue memorie. Si prospettano quindi importanti sviluppi nel settore della memoria nei prossimi anni, con l'arrivo di tecnologie all'avanguardia come il DDR6.

Un passo avanti nella tecnologia della memoria

La DRAM con transistor 3D è stata oggetto di discussione per anni, ma i veri produttori di memoria si sono astenuti dal fare annunci concreti in merito. Tuttavia, Samsung ha deciso di rompere il silenzio alla Memcom della scorsa settimana e ha rivelato alcuni dei suoi piani riguardanti la DRAM 3D. Come è emerso, il primo nodo DRAM 3D è a pochi anni di distanza.

Il più grande produttore di memoria al mondo ha in programma di adottare la DRAM con transistor a canale verticale (VCT) a partire dalla sua tecnologia di processo di 1a generazione inferiore a 10nm - se il grafico che Samsung ha mostrato alla Memcom riflette effettivamente la roadmap dell'azienda (e a giudicare dai nodi di classe 10nm dell'azienda, è così). Il grafico è stato pubblicato da SemiEngineering e ripubblicato da Fred Chen, un investigatore tecnologico.

Un transistor a canale verticale (VCT) può essere un tipo di FinFET, in cui il canale conduttivo è avvolto da una sottile 'pinna' di silicio, formando il corpo del dispositivo. Un VCT potrebbe anche essere un transistor gate-all-around (GAA), in cui il materiale del gate circonda il canale conduttivo da tutti i lati. Basandosi sull'immagine del grafico, stiamo parlando di una tecnologia di processo DRAM basata su FinFET.

Questo processo di fabbricazione DRAM di 1a generazione inferiore a 10nm è a due generazioni di distanza, dato che il nodo di produzione DRAM più recente di Samsung è la sua tecnologia di 5a generazione di classe 10nm (12nm) introdotta a metà 2023. Basandosi sul grafico, Samsung si prepara a due nodi di produzione di classe 10nm in più, e il nodo di 1a generazione inferiore a 10nm dovrebbe comparire nella seconda metà del decennio.

Di solito, l'adozione di transistor 3D per la DRAM è associata al raggiungimento di un design di cella 4F^2, considerato uno dei layout di cella di memoria più efficienti mai realizzati in termini di costi di produzione. Tokyo Electron, uno dei principali produttori di attrezzature per fabbriche di wafer, prevede che le DRAM con VCT e design di cella 4F^2 inizieranno a emergere nel 2027 - 2028. L'azienda ritiene che per realizzare le DRAM basate su VCT, i produttori di memoria dovranno adottare nuovi materiali per i condensatori e le linee di bit.

Interessante notare che Samsung ha in programma di adottare una tecnologia di processo DRAM impilata inizialmente nei primi anni '30, consentendo all'azienda di aumentare concretamente la densità dei suoi dispositivi di memoria in circa dieci anni. A questo punto, possiamo solo chiederci a quali densità potremo guardare nel prossimo decennio - anche se è probabile che ci troveremo di fronte a tecnologie DRAM di prossima generazione (ad es. DDR6).