1. News
2. TSMC costruirà die di base per la memoria HBM4 sui suoi nodi a 12nm e 5nm

TSMC costruirà base die per la memoria HBM4 sui suoi nodi a 12nm e 5nm. L'utilizzo di nodi così avanzati consentirà alla HBM4 di offrire prestazioni e efficienza energetica senza precedenti. La tecnologia di processo N5 di TSMC è una delle più avanzate attualmente disponibili e consentirà di imballare più logica e funzionalità nel base die della HBM4. Inoltre, TSMC sta ottimizzando le sue tecnologie di packaging per supportare l'integrazione della HBM4.

All'inizio di quest'anno, SK hynix e TSMC hanno annunciato una collaborazione per sviluppare e costruire die di base per la memoria HBM4, ma si sono astenuti dal rivelare dettagli ufficiali.

Al Simposio Tecnologico Europeo 2024 di questa settimana, TSMC ha dichiarato che costruirà die di base HBM4 utilizzando le sue tecnologie di processo 12FFC+ (classe 12nm) e N5 (classe 5nm), come riportato da AnandTech. L'uso di nodi così avanzati consentirà alla HBM4 di offrire prestazioni ed efficienza energetica senza precedenti.

Collaborazione con i partner chiave della memoria HBM

'Stiamo lavorando con i principali partner di memoria HBM (Micron, Samsung, SK hynix) su nodi avanzati per l'integrazione completa della pila HBM4', ha dichiarato il Direttore Senior della Piattaforma di Progettazione e Tecnologia presso TSMC. 'Il die di base 12FFC+ economicamente conveniente può raggiungere la HBM per le prestazioni e il die di base N5 può fornire ancora più logica con un consumo energetico molto inferiore alle velocità HBM4.'

Tecnologia di processo N5 di TSMC

La tecnologia di processo N5 di TSMC è attualmente uno dei nodi di produzione più avanzati disponibili. Viene utilizzata per realizzare alcuni dei migliori CPU e GPU, quindi usarla per la memoria è un grande passo avanti. Ciò che consente un nodo così avanzato è di imballare più logica e funzionalità nel die di base HBM4 e consentire pitch di interconnessione molto fini (stiamo parlando di pitch da 9 a 6 micron), che sono essenziali per il bonding diretto su chip logici, aumentando così le prestazioni della memoria per i processori AI e HPC.

Tecnologia di processo 12FFC+ di TSMC

I die di base realizzati con il processo 12FFC+ di TSMC (derivato dalla consolidata tecnologia FinFET a 16nm dell'azienda) consentiranno di costruire stack di memoria HBM4 da 12-Hi e 16-Hi che offriranno capacità rispettivamente di 48 GB e 64 GB. L'uso del 12FFC+ consentirà die di base 'economicamente convenienti' che utilizzeranno interpositori di silicio per collegare la memoria ai processori host.

Tecnologie di packaging ottimizzate da TSMC

TSMC sta inoltre ottimizzando le sue tecnologie di packaging, in particolare CoWoS-L e CoWoS-R, per supportare l'integrazione della HBM4. Questi metodi di packaging avanzati consentono la costruzione di interpositori fino a otto dimensioni di reticolo e facilitano l'assemblaggio fino a 12 stack di memoria HBM4. I nuovi interpositori presenteranno fino a otto strati per garantire un routing efficiente di oltre 2.000 interconnessioni mantenendo l'integrità del segnale. Finora, gli stack sperimentali di memoria HBM4 hanno raggiunto velocità di trasferimento dati di 6 GT/s a 14mA, secondo una slide di TSMC.

Collaborazione con produttori di memoria e partner EDA

'Stiamo ottimizzando anche CoWoS-L e CoWoS-R per la HBM4', ha dichiarato il rappresentante di TSMC. 'Entrambi CoWoS-L e CoWoS-R utilizzano oltre otto strati per abilitare il routing di oltre 2.000 interconnessioni con un'adeguata integrità del segnale. Collaboriamo con partner EDA come Cadence, Synopsys e Ansys per certificare l'integrità del segnale del canale HBM4, IR/EM e accuratezza termica.'

Gli sforzi collaborativi di TSMC con i principali produttori di memoria come Micron, Samsung e SK hynix, nonché con i partner EDA tra cui Cadence, Synopsys e Ansys, sono cruciali per consentire i sottosistemi di memoria HBM4 tra qualche anno.