1. News
2. TSMC porta i processori di dimensioni wafer in 3D

TSMC introdurrà processori di dimensioni wafer in 3D con la tecnologia CoW-SoW, consentendo l'impilamento 3D per i chip più grandi al mondo. La nuova piattaforma CoW-SoW permetterà l'integrazione 3D con design di dimensioni wafer, combinando i metodi InFO_SoW e SoIC. Questa tecnologia dovrebbe essere pronta per la produzione su larga scala entro il 2027. TSMC prevede di integrare memoria HBM4 direttamente sopra i chip logici, ottimizzando costi ed efficienza energetica.

Una nuova frontiera per i processori wafer

TSMC sta portando la battaglia della fabbricazione su scala wafer nella terza dimensione con una nuova tecnologia. Durante il suo North American Technology Symposium, ha presentato la sua piattaforma system-on-wafer di prossima generazione - CoW-SoW - che consentirà l'integrazione 3D con design su scala wafer. Questo si basa sulla tecnologia di integrazione system-on-wafer InFO_SoW che TSMC ha introdotto nel 2020 e che le permette di costruire processori logici su scala wafer. Finora, solo Tesla ha adottato questa tecnologia per il suo supercomputer Dojo, che TSMC afferma essere ora in produzione.

La nuova piattaforma CoW-SoW

Nella sua imminente piattaforma CoW-SoW, TSMC si appresta a unire due dei suoi metodi di packaging - InFO_SoW e System on Integrated Chips (SoIC) - nella sua piattaforma system-on-wafer. Utilizzando la tecnologia Chip-on-Wafer (CoW), questo metodo consentirà lo stacking di memoria o logica direttamente sopra un system-on-wafer. Si prevede che la nuova tecnologia CoW_SoW sia pronta per la produzione su larga scala entro il 2027, anche se rimane da vedere quando i prodotti effettivi arriveranno sul mercato.

Le parole di Kevin Zhang

'Quindi, in futuro, utilizzando integrazioni a livello wafer [permetterà] ai nostri clienti di integrare ancora più logica e memoria insieme', ha detto Kevin Zhang, Vice Presidente dello Sviluppo Aziendale di TSMC. 'SoW non è più una finzione; è qualcosa con cui già lavoriamo con i nostri clienti per produrre alcuni dei prodotti già in loco. Crediamo che sfruttando la nostra tecnologia avanzata di integrazione a livello wafer, possiamo fornire al nostro cliente un percorso molto importante che gli permette di continuare a far crescere la loro capacità di portare più calcolo, un calcolo più efficiente dal punto di vista energetico, al loro cluster AI o [supercomputer].'

Focus sui processori wafer-scale

Attualmente, il CoW-SoW di TSMC si concentra sull'integrazione di processori su scala wafer con memoria HBM4. Questi stack di memoria di prossima generazione avranno un'interfaccia a 2048 bit, che renderà possibile integrare HBM4 direttamente sopra i chip logici. Nel frattempo, potrebbe anche avere senso impilare ulteriore logica sui processori su scala wafer per ottimizzare i costi.

Vantaggi e limitazioni

I processori su scala wafer in generale (ad esempio il WSE di Cerebras) e i processori basati su InFO_SoW in particolare, offrono significativi vantaggi in termini di prestazioni ed efficienza, inclusa una comunicazione core-to-core ad alta larghezza di banda e a bassa latenza, un'impedenza di rete di distribuzione dell'energia bassa e un'alta efficienza energetica. Come bonus aggiuntivo, tali processori hanno anche una ridondanza aggiuntiva sotto forma di 'core extra'.

Tuttavia, la tecnologia InFO_SoW ha certe limitazioni. Ad esempio, i processori su scala wafer realizzati con questo metodo si basano interamente sulla memoria on-chip, che potrebbe non essere sufficiente per le future esigenze dell'AI (ma è buona per ora). CoW-SoW risolverà questo problema, poiché consentirà di mettere HBM4 su tali wafer. Inoltre, i wafer InFO_SoW vengono processati utilizzando un singolo nodo, e questo nodo non supporta lo stacking 3D, cosa che invece sarà supportata dai prodotti CoW-SoW.